КСА6СЛКС25-2ЦСГ324К (Продато са залиха у оригиналном паковању)

својства производа:

Општи опис:

Ксилинк Аутомотиве (КСА) Спартан®-6 фамилија ФПГА пружа водеће могућности системске интеграције са најнижим укупним трошковима за велике аутомобилске апликације.Десеточлана породица испоручује проширене густине у распону од 3.840 до 101.261 логичке ћелије и бржу, свеобухватнију повезаност.Изграђена на зрелој 45 нм технологији процеса бакра мале снаге која пружа оптималну равнотежу цене, снаге и перформанси, КСА Спартан-6 породица нуди нову, ефикаснију табелу за тражење са 6 улаза са два регистра (ЛУТ ) логика и богат избор уграђених блокова на системском нивоу.То укључује 18 Кб (2 к 9 Кб) блок РАМ-а, другу генерацију ДСП48А1 резова, СДРАМ меморијске контролере, побољшане блокове за управљање сатом у мешовитом режиму, СелецтИО™ технологију, оптимизоване блокове серијских примопредајника велике брзине, ПЦИ Екпресс® компатибилне крајње тачке блокове , напредни режими управљања напајањем на нивоу система, опције конфигурације за аутоматско откривање и побољшана ИП безбедност са АЕС и ДНК заштитом уређаја.Ове карактеристике обезбеђују јефтину програмабилну алтернативу прилагођеним АСИЦ производима са невиђеном лакоћом коришћења.КСА Спартан-6 ФПГА нуде најбоље решење за флексибилне и скалабилне логичке дизајне великог обима, дизајне паралелне ДСП обраде великог пропусног опсега и апликације осетљиве на цену где су потребни вишеструки стандарди интерфејса.КСА Спартан-6 ФПГА су програмабилна силиконска основа за платформе за циљано пројектовање које испоручују интегрисане софтверске и хардверске компоненте које омогућавају дизајнерима да се фокусирају на иновације чим њихов развојни циклус почне.Резиме карактеристика КСА Спартан-6 ФПГА • Породица КСА Спартан-6: • КСА Спартан-6 ЛКС ФПГА: оптимизована логика • КСА Спартан-6 ЛКСТ ФПГА: серијско повезивање велике брзине • Температуре у аутомобилима: • И-Граде: Тј = – 40°Ц до +100°Ц • К-Граде: Тј = –40°Ц до +125°Ц • Аутомобилски стандарди: • Ксилинк је усклађен са ИСО-ТС16949 • АЕЦ-К100 квалификација • Документација о процесу одобравања производних делова (ППАП) • Изван АЕЦ-К100 квалификације је доступна на захтев • Дизајниран за ниску цену • Вишеструко ефикасни интегрисани блокови • Оптимизован избор И/О стандарда • Постепени јастучићи • Пластични пакети великог обима • Ниска статичка и динамичка снага • Оптимизован процес 45 нм за цену и ниску потрошњу • Хибернацијски режим гашења за нулту снагу • Режим суспензије одржава стање и конфигурацију са буђењем са више пинова, побољшањем контроле • Напон језгра високих перформанси (ЛКС и ЛКСТ ФПГА, -2 и -3 степена брзине) • Вишенапонске, мултистандардне СелецтИО интерфејс банке • До 1080 Мб/с брзина преноса података подиференцијални И/О • Избор излазног погона, до 24 мА по пину • Стандарди и протоколи од 3,3В до 1,2ВИ/О • Јефтини ХСТЛ и ССТЛ меморијски интерфејси • Усклађеност са брзом заменом • Подесиве стопе напона И/О ради побољшања интегритета сигнала • Брзи ГТП серијски примопредајници у ЛКСТ ФПГА • До 3,2 Гб/с • Интерфејси велике брзине укључујући: Сериал АТА и ПЦИ Екпресс • Ефикасне ДСП48А1 резове • Високе перформансе аритметике и обраде сигнала • Брзи множилац 18 к 18 и 48 -бит акумулатор • Способност цевовода и каскаде • Пред-сабирач за помоћ у апликацијама филтера • Интегрисани блокови меморијског контролера • Подршка за ДДР, ДДР2, ДДР3 и ЛПДДР • Брзине података до 800 Мб/с • Структуру са више портова са независним ФИФО за смањите проблеме са пројектовањем времена • Обилни логички ресурси са повећаним логичким капацитетом • Опциони регистар померања или подршка за дистрибуирану РАМ • Ефикасни ЛУТ-ови са 6 улаза побољшавају перформансе и минимизирају снагу • ЛУТ са двоструким флип-флоповима за апликације усмерене на цевовод • Блокирајте РАМ вса широким опсегом грануларности • Брзи блок РАМ са омогућеним уписом у бајт • Блокови од 18 Кб који се опционо могу програмирати као два независна блок РАМ-а од 9 Кб • Плочица за управљање сатом (ЦМТ) за побољшане перформансе • Низак ниво шума, флексибилно тактирање • Дигитални менаџери часовника (ДЦМ) елиминишу изобличење такта и изобличење радног циклуса • Пхасе-Лоцкед Лоопс (ПЛЛ) за тактирање ниског треперења • Синтеза фреквенције са истовременим множењем, дељењем и фазним померањем • Шеснаест глобалних мрежа такта са малим нагибом • Поједностављена конфигурација, подржава ниске стандарди трошкова • 2-пинска конфигурација са аутоматским откривањем • Широка подршка за СПИ (до к4) и НОР флеш • Подршка за вишеструко покретање за даљинску надоградњу са вишеструким токовима битова, коришћењем надзорне заштите • Побољшана безбедност за заштиту дизајна • Јединствени ДНК идентификатор уређаја за аутентикација дизајна • АЕС шифровање битова у КСА6СЛКС75, КСА6СЛКС75Т и КСА6СЛКС100 уређајима • Интегрисани блок крајње тачке за ПЦИ Екпресс дизајн (ЛКСТ) • Јефтина ПЦИ® технологија суппорт компатибилан са 33 МХз, 32- и 64-битном спецификацијом.• Бржа уграђена обрада са побољшаним, ниским трошковима, МицроБлазе™ 32-битним меким процесором • Водећи ИП и референтни дизајни • Снажан екосистем независних произвођача специфичан за аутомобиле са ИП-ом, развојним плочама и услугама дизајна